端海教育集团
全国报名免费热线：4008699035 微信：shuhaipeixun
或15921673576（微信同号） QQ:1299983702
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业
　　　　　　数字SOC集成电路IC设计工程师培训班
   班级规模及环境--热线:4008699035 手机:15921673576( 微信同号)
       坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。
   上课时间和地点
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：2024年12月30日
   实验设备
　    ☆资深工程师授课
        
        ☆注重质量 ☆边讲边练
        ☆合格学员免费推荐工作
        ★实验设备请点击这儿查看★
   质量保障

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。
课程大纲
1.逻辑设计理论
2.Verilog语言
3.VHDL语言
4.数字电路验证
1)验证平台的建立
2）功能测试
5.设计综合（synthesys）
6.扫描链生成
7.仿真测试
1）DFT
2)ATPG
8.静态时序分析(STA)
9.数字前端全流程设计工具
10.相关工艺库文件计算机操作系统UNIX应用；
11.数字电路逻辑设计；
12.硬件描述语言HDL和逻辑综合初步；
13.集成电路设计导论及流程；
14.半导体器件原理及集成电路概论；
17.CMOS VLSI设计原理；
18. 数字系统设计与FPGA现成集成；
19.可测性设计；
20.RTL验证；
静态时序分析（STA）；
逻辑综合（Logic Synthesis）；
可测性设计（DFT）；
IP Based设计；
软硬件协同设计仿真；
Matlab系统设计
21.项目实战：
1）RTL coding
2)状态机中断处理
3）testbench 建立
4）Testcase创建
22.项目实战二：
1）RTL coding
2)通讯数据协议E1
3)异步电路处理
4）算法
5）CPU控制
6）Testbench建立和testcase
7)综合和DFT
8)STA
 
第三阶段 IC项目实战

Synopsys DC（Design Compiler） 综合

1，综合的概念　
2，综合库与工具介绍
3，工作环境的设立和关键命令
4，综合前的准备工作　
5，芯片逻辑代码和流片厂库的结合
6，综合的过程　
7， 综合后网表的导出
8，时序SDC的导出
9，Synopsys DC 为Cadence Encounter工具所做的准备工作。
10，快速综合TCL脚本使用技巧


Cadence Encounter 布局布线

1.网表和工程库的结合
2，环境变量的设置和关键命令
3,布局布线前的准备工作
4，Synopsys DC工具和Cadence Encounter工具的衔接和配合
2.Floor plan
3.电源规划
4.布局、摆放
5.时钟树
6.布线


Cadence Virtuos 芯片焊盘和封装

1，环境变量的设置和关键命令
2，库的导入
3，快速建立工作环境的方法
4，焊盘库和工艺库的建立
5，Encounter def文件的导入
6，Encounter和Virtuoso的配合
7，芯片文件的导入
8，焊盘和封装的仿真
9，焊盘、封装与芯片的管脚规划
10，连线技巧


Synopsys PT（PrimeTime） 验证仿真

1，环境变量的设置
2，关键命令
3，仿真验证过程
4，仿真验证报告的产生
5，快速验证技巧
6，TCL脚本的使用技巧

技巧和总结提高


1、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
2、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
3、可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
4、静态时序分析技术
基于Synopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理过程和常用的时序分析方法。


项目实践：

本课程专题实验是构造一个ARM9的处理器，
ARM9芯片后端设计整个流程项目实战演练，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。

1.架构及设计流程

2.CPU核

1）指令

2）指令流水

3）数据缓冲和指令缓冲

4）内部数据ram和指令RAM

5)使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。
友情链接：Cadence培训 ICEPAK培训 EMC培训 电磁兼容培训 sas容培训 罗克韦尔PLC培训 欧姆龙PLC培训 PLC培训 三菱PLC培训 西门子PLC培训 dcs培训 横河dcs培训 艾默生培训 robot CAD培训 eplan培训 dcs培训 电路板设计培训 浙大dcs培训 PCB设计培训 adams培训 fluent培训系列课程 培训机构课程短期班培训班系列课程培训机构 长期课程列表班实践课程高级课程学校培训机构周末班培训 南京 NS3培训 OpenGL培训 FPGA培训 PCIE培训 MTK培训 Cortex训 Arduino培训 单片机培训 EMC培训 信号完整性培训 电源设计培训 电机控制培训 LabVIEW培训 OPENCV培训 集成电路培训 UVM验证培训 VxWorks培训 CST培训 PLC培训 Python培训 ANSYS培训 VB语言培训 HFSS培训 SAS培训 Ansys培训 短期班培训班系列课程培训机构 长期课程列表班实践课程高级课程学校培训机构周末班 端海 教育 企业 学院 培训课程 系列班 级 长期课程列表班实践课程高级课程学校培训机构周末班 短期班培训班系列课程培训机构 端海教育企业学院培训课程 系列班级